在量子計算領域，實現(xiàn)高保真度的量子位（Qubit）操作和讀取是至關重要的。量子計算的實用性在很大程度上依賴于能夠準確控制和讀取大規(guī)模（10^6至10^9）物理量子位陣列的狀態(tài)。為了達到這一目標，需要高性能的量子到經(jīng)典界面電子設備，這些設備不僅要能夠減少量子位操作的錯誤，還要簡化布線復雜性，從而促進量子反饋，為實際的量子錯誤校正（QEC）和邏輯量子門鋪平道路。射頻反射測量（RF reflectometry）是一種廣泛采用的量子位狀態(tài)讀取技術，它通過檢測與傳感器量子位相關的高Q LC槽路的共振頻率來區(qū)分量子位狀態(tài)（坍縮為“0”或“1”）。

但傳統(tǒng)的異相反射測量方案存在一些挑戰(zhàn)，例如使用復雜的上/下混頻器、模數(shù)轉換器（ADC）、數(shù)模轉換器（DAC）和相位鎖定環(huán)（PLL）進行量子位激勵和下混頻，這些設備存在傳輸接收隔離差、互調干擾以及高直流功耗等問題，這些問題影響了可擴展性和讀取保真度。

針對量子計算中量子位操作和讀取的挑戰(zhàn)，電子科技大學以及哈馬德·本·哈利法大學組成的研究團隊利用了澤攸科技的低溫探針臺進行了深入研究。他們提出了一種新型的雙量子位同相反射測量陣列，該陣列配備了高Q簡并參數(shù)放大器（DPA），并通過動態(tài)模式耦合技術來提高量子傳感的可擴展性、增益和讀取保真度，這項研究發(fā)表在2023年IEEE亞洲固態(tài)電路會議上（DOI:10.1109/A-SSCC58667.2023.10347990）。

本研究的主要內容是開發(fā)了一種新型的低溫CMOS集成電路，用于量子計算中的量子位狀態(tài)讀取。這項研究的核心貢獻包括設計并實現(xiàn)了一個雙量子位同相反射測量陣列，該陣列通過一個單一的相位鎖定環(huán)（PLL）驅動，配合高增益的簡并參數(shù)放大器（DPA），以實現(xiàn)對量子位狀態(tài)的高保真度讀取。

圖1. 提出的雙量子位同相反射測量陣列和傳統(tǒng)的異相反射測量儀

如圖1所示，該陣列通過PLL驅動的CML分頻器生成的快速調制的發(fā)射脈沖（fm=10~100MHz）發(fā)送到傳感器量子位對。經(jīng)過射頻反射后，高頻（HF）和低頻（LF）接收通道使用由相同TX PLL驅動的DPA放大反射的TX脈沖。通過矢量調制（VM）仔細控制TX脈沖的幅度和相位，以實現(xiàn)參數(shù)增益。隨后通過平方律檢測器和鎖定放大器依次執(zhí)行包絡檢測和基帶噪聲濾波。所提出的單PLL架構大大簡化了電路設計。由于頻率選擇性參數(shù)放大、快速TX調制和鎖定檢測，抑制了閃爍噪聲和互調分量。在20mK下，約瑟夫森結參數(shù)放大器（JPA）通過行波放大展示了優(yōu)越的低溫性能。然而由于行波方案中的電感器在CMOS芯片上占用了大量面積，傳統(tǒng)的低溫CMOS參數(shù)放大器（PA）采用了低Q、單一諧振槽路（Q=5~15），并且與50Ω射頻輸入源電阻性耦合，顯示出低射頻增益和高噪聲。

圖2. 簡并參數(shù)放大器（DPA）的工作原理、電路圖和電磁結構。

研究還提出了一種簡并參數(shù)放大器（DPA），如圖2所示。它通過將共模（CM）射頻輸入信號動態(tài)耦合到差分模式（DM），未加載的高Q諧振槽路（Q=30~40）中，提供了高參數(shù)射頻增益。所提出的DPA由一對反并聯(lián)非線性傳輸線（APNLTL）組成，配備積累模式PMOS變容二極管、電感器和50Ω負載電阻。在APNLTL的上方，如果變容二極管的陽極看到的CM射頻輸入信號與fpump=2fRF的泵浦信號相位對齊，則會進行參數(shù)放大。然而在APNLTL的下方，CM射頻輸入信號在相同的相位對齊下通過看到變容二極管的陰極而被衰減。因此在fpump=2fRF CM輸入的泵浦下，通過參數(shù)放大創(chuàng)建了一個fRF的DM信號。然后APNLTL在fRF處是半波長，作為未加載的、高Q λ/2諧振器，用于高增益參數(shù)放大，因為DM信號在APNLTL的兩端短路。

接下來DM信號從APNLTL中心耦合出來，以CM到DM的轉換，并由退化的NMOS對緩沖進一步放大，以提高CM抑制。同時上述動態(tài)模式耦合技術實現(xiàn)了有效的輸入到輸出隔離和由于CM到DM模式隔離而減少的反向泄漏。CM，行波射頻輸入信號在fRF和fpump處被50Ω負載吸收，用于阻抗匹配，在動態(tài)模式耦合下保持不變。由于DM槽路的有效Q提高到30~40，DPA不僅提供了更高的射頻增益（>20dB），而且還執(zhí)行了頻率選擇性濾波以減少輸入干擾。

圖3. DPA的噪聲模型，帶有數(shù)字延時線（DDL）的快速調制CML分頻器，芯片照片，以及4.2K測量設置

此外，研究還介紹了在低溫環(huán)境下對芯片進行的測試，包括電容-電壓（C-V）特性測試和噪聲溫度的測量，這些測試結果驗證了所提出電路設計的有效性和優(yōu)越的低溫性能。通過與傳統(tǒng)的異相反射測量方案相比，所提出的方案在直流功耗、帶寬、增益和量子位讀取方面展現(xiàn)出了顯著的優(yōu)勢。

本研究中使用的澤攸科技低溫探針臺主要用于在低溫環(huán)境下測試和測量芯片的性能。這個設備允許研究人員在接近量子計算機操作溫度的條件下，對芯片進行準確的電容-電壓（C-V）特性測試。通過這種測試，研究人員能夠評估變容二極管在不同溫度下，特別是從室溫298K降低到低溫10K時，電容的可調性和品質因數(shù)的變化。這樣的測試對于驗證和優(yōu)化超導量子位的讀出和控制電子設備在實際量子計算應用中的性能至關重要。澤攸科技低溫探針臺的使用確保了測試結果的準確性和可靠性，因為它提供了必要的低溫環(huán)境和準確的測量能力，這對于評估和改進量子計算系統(tǒng)中使用的CMOS集成電路的性能是不可或缺的。

以上就是澤攸科技小編分享的澤攸科技低溫探針臺在量子計算芯片測試中的應用。更多產(chǎn)品及價格請咨詢15756003283(微信同號)。